集成電路IC設(shè)計
崗位職責(zé)：
1、負(fù)責(zé)ASIC 到FPGA prototyping 的環(huán)境搭建工作；
2、指導(dǎo)硬件工程師繪制FPGA原型驗證平臺高速接口子卡的原理圖及PCB；
3、負(fù)責(zé)ASIC verilog code 在FPGA 平臺上的implemetation；
4、負(fù)責(zé)FPGA原型驗證平臺高速接口子卡的調(diào)試；
5、負(fù)責(zé)編寫verilog code 對FPGA原型驗證平臺高速接口子卡進行控制；協(xié)助數(shù)字設(shè)計工程師進行emulation，并完成部分測試。
崗位要求：
1、碩士及以上（優(yōu)秀本科亦可）學(xué)歷，微電子、電子、集成電路等相關(guān)專業(yè)；2年（含）以上相關(guān)崗位工作經(jīng)驗；優(yōu)秀應(yīng)屆畢業(yè)生亦可；
2、熟練使用FPGA開發(fā)工具以及仿真工具；
3、熟練使用verilog語言進行程序設(shè)計，能夠完成代碼設(shè)計，仿真，綜合以及物理實現(xiàn)；
4、熟練使用FPGA內(nèi)部的IP核，能夠獨立完成模塊設(shè)計、仿真及調(diào)試；
5、有csh，bash，perl等腳本語言開發(fā)經(jīng)驗者優(yōu)先。
1、負(fù)責(zé)ASIC 到FPGA prototyping 的環(huán)境搭建工作；
2、指導(dǎo)硬件工程師繪制FPGA原型驗證平臺高速接口子卡的原理圖及PCB；
3、負(fù)責(zé)ASIC verilog code 在FPGA 平臺上的implemetation；
4、負(fù)責(zé)FPGA原型驗證平臺高速接口子卡的調(diào)試；
5、負(fù)責(zé)編寫verilog code 對FPGA原型驗證平臺高速接口子卡進行控制；協(xié)助數(shù)字設(shè)計工程師進行emulation，并完成部分測試。
崗位要求：
1、碩士及以上（優(yōu)秀本科亦可）學(xué)歷，微電子、電子、集成電路等相關(guān)專業(yè)；2年（含）以上相關(guān)崗位工作經(jīng)驗；優(yōu)秀應(yīng)屆畢業(yè)生亦可；
2、熟練使用FPGA開發(fā)工具以及仿真工具；
3、熟練使用verilog語言進行程序設(shè)計，能夠完成代碼設(shè)計，仿真，綜合以及物理實現(xiàn)；
4、熟練使用FPGA內(nèi)部的IP核，能夠獨立完成模塊設(shè)計、仿真及調(diào)試；
5、有csh，bash，perl等腳本語言開發(fā)經(jīng)驗者優(yōu)先。
職位類別： 芯片工程師
舉報溫馨提示
- 所屬行業(yè)：led外延及芯片
- 所在地區(qū)：廣東-深圳市
- 聯(lián)系人：畢瓊?cè)?/li>
- 手機：會員登錄后才可查看
- 郵箱：會員登錄后才可查看
- 郵政編碼：
工作地址
- 地址：
